在进位器和加位器都分别构建出来后, 综合起来, 就得到了完整的半加器.
最终的半加器实现如下:
对比真值表的要求:
测试各种输出组合下的输出情况:
可以发现它是满足要求的. 至此我们就实现了一个完整的二进制的半加器.
https://cc.xiaogd.net/?startCircuitLink=https://spcp.xiaogd.net/assets/circuit/simple-adder/half-adder-final-circuit-four-case.txt
这个结果与最开始看到的示例实现是一样的. 现在, 只差最后一步译码的输出, 将在下一章节探讨.
